PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03048334 A

(43) Date of publication of application: 01 . 03 . 91

(51) Int. CI

G06F 9/32 G06F 9/32

(21) Application number: 01182174

(71) Applicant:

ADVANTEST CORP

(22) Date of filing: 14 . 07 . 89

(72) Inventor:

KATO YOSHIAKI


(54) INSTRUCTION FETCHING SYSTEM

(57) Abstract:

PURPOSE: To effectively utilize a high speed CPU by inputting maximum instruction word length from plural latch circuits based upon a fetching address whose number of bits is small to fetch an instruction.

CONSTITUTION: Plural instructions are read out from a main memory 13 and latched by a latch circuit 16, an instruction is fetched from the latch circuit 16 based upon a fetching address and the succeeding instruction is also fetched from the latch circuit 16. Thereby, the number of bits for the fetching address can be reduced, fetching address operation can be executed within a time shorter than the time required for memory address operation and reading from the latch circuit 16 can be executed within a time shorter than that required for reading from the main memory 13. Consequently, the high speed property of the CPU 11 effectively is utilized.

COPYRIGHT: (C)1991,JPO&Japio



19日本国特許庁(JP)

① 特許出願公開

@ 公開特許公報(A) 平3-48334

@Int.Ci.

庁内整理番号

◎公開 平成3年(1991)3月1日

G 06 F 9/32

3 1 0 J 3 5 0 A

識別記号

7361-5B 7361-5B

審査請求 未請求 請求項の数 1 (全6頁)

図発明の名称 命令フェッチ方式

②特 顧 平1-182174

20出 頭 平1(1989)7月14日

②発明者 加藤

義昭

東京都練馬区旭町1丁目32番1号 株式会社アドバンテス

上内

⑦出 願 人 株式会社アドパンテス

東京都練馬区旭町1丁目32番1号

۲

四代 理 人 弁理士 草 野 卓

明 編 賞

1. 発明の名称

命令フェッチ方式

2.特許請求の範囲

(ii) 可変長命令が記憶されたメインメモリから 命令をフェッチする命令フェッチ方式にむいて、

入力されたメモリアドレスから複数命令が含まれる建誌する複数アドレス分だけ上紀メインメモリを読み出す手段と、

その読み出された各アドレスの内容がそれぞれ ラッチされる複数のラッチ回路と、

フェッチ用フドレスに応じてその複数のラッチ 国路を選択して命令を取出すマルチアレクサと、

そのマルチブレクサより取出された命令中のワード型と現在のフェッチ用アドレスとから次の命令に対するフェッチ用アドレスを演算して上紀マルチブレクサへ供給するフェッチ用アドレス演算部と、

上記マルチプレクサより取出された命令中のワード型と現在のメモリアドレスとから次の命令に

対するメモリアドレスを演算して上記人力された メモリアドレスとするメモリアドレス演算部と、

を具備する命令フェッチ方式。

3. 免明の詳細な説明

「産業上の利用分野」

この発明は可変長命令が記憶されたメインメモ リから命令をフェッチする命令フェッチ方式に関 する。

「従来の技術」

可変長命令は1命令が例えば1ワードの場合、2ワードの場合、3ワードの場合(1ワードは例えば16ピット)があり、メインメモリに例えば 第4 図に示すように、ワードアドレスで1ワード の命令①がアドレス101、102に、2ワードの命令②がアドレス103、104に、3ワードの命令③がアドレス103、104に、3ワードの命令④がアドレス105、106、107にそれぞれ起 性されている。このようになっているため、命令をフェッチし、その命令内のワード型を調べないと次の命令のアドレスを決めることができない。

従って従来においては第5因に示すようにアドレ ス100をアクセスし、命令①をフェッチし、そ の命令①のウード型を調べ、そのワード型しを現 在のプログラムカウンタの値100に加算し、そ の結果得られた次の命令のアドレス101により メインメモリをアクセスし、その命令②をフェッ チし、その命令②のワード型を調べ、そのワード 型2をプログラムカウンタの値101に加算し、 その結果得られた次の命令のアドレス103でメ インメモリをアクセスする。このように従来にお いては1つの命令をフェッチするためにアドレス 計算に1サイクルと、メモリアクセスに1サイク ルとの2サイクルを必要としていた。このためC PUが高速で1命令を1サイクルで実行できても、 命令フェッチに2サイクルかかってしまい、CP Uの高速性を有効に利用できない。

「課題を解決するための手段」

この発明によれば入力されたメモリアドレスから複数命令が合まれるように連続する複数アドレス分がメインメモリから読み出され、これら読み

出された各アドレスの内容は複数のラッチ回路に それぞれラッチされ、フェッチ用アドレスに応じ てこれら複数のラッチ回路がマルチブレクサで選 択されて命令が取り出され、その取出された命令 中のワード型と現在のフェッチ用アドレスがフェッチ 用アドレス演算はので演算されてマルチブレクサへ 供給され、またマルチブレクサから取出された命 命令に対するメモリアドレスがメモリアドレス演算 算部で演算される。

「作 用」

メインメモリから、国に複数命令分談み出されてラッチ国路にラッチされ、そのラッチ国路からフェッチ用アドレスで命令をフェッチし、次の命令のフェッチもラッチ国路から行われ、従ってフェッチ用アドレスの資算はメモリアドレスの演算はメモリアドレスの演算はり間で行うことができ、かつラッチ国路からの機み出しはメインメモリからの機み出しはメ

もはるかに短い時間で行うことができる。またラッチ国路から命令をフェッチし、しかもラッチ国路には複数の命令がラッチされているため、ラッチ回路よりフェッチした命令のワード型を用いてメモリアドレスの演算を行っている間に、その前に演算したメモリアドレスでメインメモリをアクセスすることができ、「サイクルで命令フェッチを行うことができる。

「実施併」

第1図にこの発明の実施例を示す。 CPUI1 内のメモリアドレス演算部 12により演算されたメモリアドレス M A 19~M A 0によりメインメモリ 13かアクセスされ、メインメモリ 13から 機み出された命令は CPUI1 内の命令レジスタ 1 4にフェッチされる。命令レジスタ 1 4 内の命令レジスタ 6 中のワード型とプログラムカウンタ 15 の内容とがメモリアドレス 演算部 12~供給されて次の命令のメモリアドレスが演算され、そのメモリアドレスはメインメモリ 13~供給されると共にプログラムカウンタ 15 にセットされる。

この発明ではメインメモリー3にメモリアドレスが供給されると、複数の命令が含まれるように連続する複数のアドレスが同時に読み出され、これら読み出された名アドレスの内容は複数のラッチ回路16にラッチされる。マルチプレクサー7がフェッチ用アドレスドA2~FA0により制御されて、ラッチ回路16が選択されて命令が命令レジスタ14にフェッチされる。命令レジスタ14の命令ワード型とプログラムカウンター5の出力の下位3ピットとがフェッチ用アドレス資算部18へ供給されてフェッチ用アドレスアA2~FA0が演算される。

この実施例では最も長い命令が4 ワードの場合で、メインメモリ13からし度に必ず2命令が読み出されるように連続する8 アドレス分が読み出される。つまり最大命令語長の2 つ分以上の連続するアドレスが読み出される。このため第2 図に示すよにメインメモリ13 はアドレス0+n16 (n-0, 1, 2・・・)、アドレス1+n16、アドレス2+n16、・・・アドレスド+n16

の16プロックに分割され、アドレス0+n16のプロックとアドレス8+n16のプロックの各出力側はラッチ回路16。に接続され、アドレス1+n16のプロックとアドレス9+n16のプロックの各出力側はラッチ回路16。に接続され、以下同様に8アドレス離れた2プロックの各出力側がラッチ回路16。~16、にそれぞれ接続される。

メモリアドレスMA19~MA0中の下位4ビットMA3~MA0はデコーダ21へ供給され、デコーダ21の出力によりその4ビットMA3~MA0の値から連続する8ブロックが選択される。
がスピットにA3~にA3では、アドレス0+n16のブロックが選択され、ビットHA3~MA0がアドレス4であればアドレス4+n16のブロック乃至アドレスB+n16のブロック乃至アドレス5+n16のブロック乃至アドレス5+n16のブロック及びアドレス0+n16

のブロック乃至アドレス 4 + n 1 6 のブロックが 選択される。

メモリアドレスの上位ピットMAI9~MA4 でアドレス8+nl6のブロック乃至アドレスF + n | 6のプロックが直接アクセスされ、上位ビ ットMA19~MA4を排正回路22を通したも のでアドレス0+al6のブロック乃至アドレス 7+ 1 6 πのブロックがアクセスされる。補正風 路22はメモリアドレス中のピットMA3が"0" の時は上位ピットMA19~MA4をそのまま通 過し、ピットMA3が"1"の時は上位ピット MA19~MA4に1を加わえる。つまり、下位 ピットMA3~MA0のアドレスが0別上の組合 で、デコーダ21の出力による8ブロックの選択 が、アドレス8+n16のブロック乃至アドレス F+nlfのプロックの領域で不足して更にアド レス0+n16のブロック乃至アドレス7+nl6 のプロックの領域を加える場合はメモリアドレス MA19~MA4K+1LT7FV20+n16 のブロック乃至アドレス7+nl6のブロックを

アクセスする。

このようにしてメモリアドレス中の上位ビット MA19~MA4によりアクセスされた16のア ドレス中のデコーダ21の出力により選択されて いる8つのブロックの出力がラッチ試路16。~ 16、にそれぞれラッチされる。

ラッチ貿路 1 6。~ 1 6。の各出力側は二つのマルチプレクサ 1 7 a。 1 7 b にそれぞれ接続されている。命令フェッチの時はマルチプレクサ 23 は B 倒を選択し、フェッチ用アドレス F A 2 ~ F A 0 がマルチプレクサ 翻翻 2 4 へ 代機 下 ド ス ア A 2 ~ F A 0 がら 展大命令 話長、から 選択している。 ~ 1 6。から 選択している。 ~ 1 6。から 選択しを 翻都する。例えばフェッチ用アドレス F A 2 ~ F A 0 かその場合、ラッチ回路 1 6。 1 6。の各内容をを それぞれマルチプレクサ 1 7 a。 1 7 b から 取出した後、ラッチ回路 1 6。 1 6。 の各内容を それぞれマルチプレクサ 1 7 a。 1 7 b から 取出

す、フェッチ用アドレスドA2~FA0が6の場合は、ラッチ団路16。. 16、の各内容をそれぞれマルチプレクサ17a. 17bから取出した後、ラッチ回路16。. 16, の各内容をそれぞれマルチプレクサ17a. 17bから取出す。このようにしてフェッチ用アドレスFA2~FA0により指定された命令がマルチプレクサ17a. 17bを通じてラッチ回路16。~16、からフェッチされてCPU11に供給される。

なお実行中の命令に含まれるデータによりアドレス協定されてメインメモリ 1 3 を読み出す場合はそのアドレスMA19~MA0中のピットMA19~MA4によりメインメモリ 1 3 がアクセスされ、ピットMA3~MA0がデコーダ2 1 へ供給される、ピットMA2~MA0がマルチブレクサ制御郎24へ供給される。

上述したように構成されているため、例えば第 4 図に示したメインメモリ 1 3 から命令をフェツ チする場合、第3 図に示すように動作させること

特問平3-48334(4)

ができる。つまり最初の命令をメモリからフェッ チするCPUサイクル!でメモリアドレス100 をアクセスし、CPUサイクル1の終りでフェッ チ用アドレス O により命令①をフェッチし、CP Ũライクル2でその命令Φのワード型1を用いて 次の命令のメモリアドレスとフェッチ用アドレス との各演算が行われる。フェッチ用アドレスは3 ピットの演算であり短時間で行われ、フェッチ用 アドレスは1となり、これによりラッチ回路16 がアクセスされ、CPUサイクル2の終りで命令 ②がフェッチされると共にメモリアドレスの計算 結果10lが確定することによりメインメモリ13 がCPUサイクル3でアクセスされ、これと共に フェッチした命令②のワード型2により次の命令 のメモリアドレス及びフェッチ用アドレスの各演 算が行われる。フェッチ用アドレスは短時間で3 となり、これによりラッチ国路16がアクセスさ れ、CPUサイクル3の終りで命令③がフェッチ されると共にメモリアドレスの計算結果103が 確定し、CPUサイクル4でメインメモリ13が アクセスされ、これと共にフェッチした命令のの ワード型 2 により次の命令のメモリアドレス及び フェッチ用アドレスの各演算が行われる。

このようにラッチ四路 1 6 には複数の命令がラッチされてあり、これを選択するためのフェッチ用アドレスの演算はピット数が少ないため、メモリアドレスの演算より短時間で行うことができるため、1 サイクルで次の命令をラッチ回路 1 6 からフェッチすることができ、またメインメモリの、アクセスと、次のメモリアドレスの演算とを同一サイクルで行うことができ、結果として1 サイクルで命令のフェッチを連続的に行うことができる。

以上述べたようにこの発明によればメモリアドレスにより複数の命令を含む速敏した複数のアドレスを読み出し、これらを複数のラッチ回路にラッチし、これら複数のラッチ回路からピット飲が少ないフェッチ用アドレスにより最大命令語長分を取込むことにより命令をフェッチするものであるため、次のフェッチ用アドレスを短時間で演算


し、このフェッチ用アドレスで次の命令を複数の ラッチ回路からフェッチするものであり、このた めメモリアドレスの演算を行うと共に、その直前 に演算したメモリアドレスでメインメモリを同時 にアクセスすることができ、1サイクルで「命令 のフェッチが可能であり、(サイクルで「命令を 実行する高速のCPUを有効に利用できる。

4. 図面の簡単な説明


第1 図はこの発明の実施例を示すプロック図、第2 図はその要部の具体例を示すプロック図、第3 図はこの発明の動作の具体例を示すタイムチャート、第4 図は可変長命令を記憶したメインメモリの例を示す図、第5 図は従来の命令フェッチ方式の動作例を示すタイムチャートである。

特許出職人 株式会社アドバンテスト 代 理 人 草 野 卓


か 1 図



*** 2 图**



特爾平3-48334(6)



ઋ 5 🖾

